时钟系统 
芯片 
晶振&原子钟 
授时板卡
1. 参与硬件(FPGA/ASIC)的调研及竞争力分析工作，接触业界最前沿的数字电路逻辑开发和验证技术，负责系统/模块的方案、RTL代码设计以及验证工作；
2. 承担数字逻辑模块的方案设计、代码编程、逻辑资源优化、后端时序约束和上板调测；
3. 承担同类技术模块的拉通设计和优化，负责IP与芯片验证系统逻辑共享平台的构建和维护。
1. 参与硬件(FPGA/ASIC)的调研及竞争力分析工作，接触业界最前沿的数字电路逻辑开发和验证技术，负责系统/模块的方案、RTL代码设计以及验证工作；
2. 承担数字逻辑模块的方案设计、代码编程、逻辑资源优化、后端时序约束和上板调测；
3. 承担同类技术模块的拉通设计和优化，负责IP与芯片验证系统逻辑共享平台的构建和维护。
1. 熟悉FPGA/数字芯片前端开发流程；
2. 掌握verilog/system verilog语言；
3. 熟练掌握数字电路、信号与系统基础知识，具备数字电路开发调试经验。
1. 负责硬件产品电机驱动系统从方案设计到量产的全流程交付，进行方案设计，关键器件选型、原理图设计，协助PCB layout；
2. 负责BOM拟制，跟进SMT进度，制定并参与板级、模块、整机的测试方案、转产以及生产售后的支持工作；
3. 主导跨模块(硬件，软件，结构，电磁)瓶颈问题攻关……
1. 负责硬件产品电机驱动系统从方案设计到量产的全流程交付，进行方案设计，关键器件选型、原理图设计，协助PCB layout；
2. 负责BOM拟制，跟进SMT进度，制定并参与板级、模块、整机的测试方案、转产以及生产售后的支持工作；
3. 主导跨模块(硬件，软件，结构，电磁)瓶颈问题攻关……
1. 负责赛思自研算法IP的驱动开发，软件接口制定及相关的技术文档撰写；
2. 负责算法IP的验证，开发和测试，进行对应的软件架构设计，模块化设计；
3. 支持IP在产品上的应用，产品性能优化和稳定性调试，支持产品量产……
1. 负责赛思自研算法IP的驱动开发，软件接口制定及相关的技术文档撰写；
2. 负责算法IP的验证，开发和测试，进行对应的软件架构设计，模块化设计；
3. 支持IP在产品上的应用，产品性能优化和稳定性调试，支持产品量产……
1. 完成模拟电路架构设计和电路设计、验证及测试工作；
2. 对产品进行失效分析；
3. 完成电路设计相关各种文档工作……
1. 完成模拟电路架构设计和电路设计、验证及测试工作；
2. 对产品进行失效分析；
3. 完成电路设计相关各种文档工作……
1. 根据需求制定芯片规格，完成芯片系统架构设计、算法设计以及对应的数字电路方案设计，并完成相关仿真和文档撰写；
2. 负责数字电路设计开发工作，包括系统架构规划、RTL编码、RTL验证、RTL综合、形式验证、时序验证等工作，实现芯片功能和性能要求；
3. 参与系统调试、样片验证、FPGA验证工作……
1. 根据需求制定芯片规格，完成芯片系统架构设计、算法设计以及对应的数字电路方案设计，并完成相关仿真和文档撰写；
2. 负责数字电路设计开发工作，包括系统架构规划、RTL编码、RTL验证、RTL综合、形式验证、时序验证等工作，实现芯片功能和性能要求；
3. 参与系统调试、样片验证、FPGA验证工作……
智能电网
通信网络
智慧交通
智能楼宇
数据中心
前沿领域
新闻资讯
联系我们
人才研学中心
加入赛思
关于赛思
