滤 抖 时 钟
—
AC5381 芯片一款针对无线宏基站及微基站进行优化的多通道、高性能滤除抖动时钟芯片。为用户提供滤除抖动，时钟发生，输入时钟频率相位检测，无中断切换，输出相位可调等功能。该芯片含有独立的时钟通道以满足同步以太网同步功能，CPRI（公共无线接口）同步功能，并且支持 JEDEC JESD204B 标准。该芯片有 4 个 PLL 通道能产生 12 路 RMS 抖动小于 150fs 的时钟。PLL 使用经典 DPLL+APLL 双环结构，其中 PLL_B 含有两路 APLL用于满足 CPRI 时钟频率要求。 AC5381  | |
典 型 应 用 场 景
· 无线基站
· 以太网线卡，交换机和路由器
· 低抖动，低相噪时钟发生器
· 测试仪器仪表主 要 特 性
—
· 典型相噪（载波频率 122.88MHz，PLL_B）
--110 dBc/Hz @ 100 Hz offset
--126 dBc/Hz @ 1 kHz offset
--136 dBc/Hz @ 10 kHz offset
--149 dBc/Hz @ 100 kHz offset
--154 dBc/Hz @ 1 MHz offset · 可配置输出，兼容 LVDS, LVPECL, LVCMOS, CML 和 HCSL。CML 输出可以编程为 100-1600 mVpp 单端摆动；
· 状态监控（LOS，OOF，LOL）；
· 引脚控制输入切换；
· 可选零延迟模式；
· 无中断输入时钟开关：自动或手动；
| · 单芯片支持 4 个独立的时钟域； · 兼容 ITU-T G.8262；
· 其中一路 PLL_B 支持高频 CPRI 时钟，其他路 PLL 支持以太网以及通用时钟；
· 输入频率范围：
--差分：8kHz~750MHz
--LVCMOS：8kHz~250MHz
· 输出频率范围：
--CPRI：最高 2.94912GHz 并支持 JESD204B（PLL_B）
--其他差分：最高 735MHz（PLL_A/C/D）
--LVCMOS：最高 250MHz
· 典型时钟 RMS 抖动（抖动积分范围 12kHz~20MHz）：150fs；
· 自动保存模式；
· 快锁功能
· 供电电压：
--VDD：1.8V±5%
--VDDA：3.3V±5%
· 独立输出时钟电源管脚，支持 3.3V，2.5V 以及 1.8V
· 输出** skew：75ps；
· 串行接口：I2C 或者 SPI
· 可编程 OTP 内存
· 工作温度范围：-40℃~+85℃
· 无铅，兼容 RoHS-6 |
订 货 指 南
—
**行主标题
第三行主标题
AC5318订货指南.xlsx | 10.48KB | 下载 |
|
|